본문 바로가기

전체 글284

TC본딩 vs MR-MUF — HBM 적층 방식 경쟁, 무엇이 다른가 앞선 글에서 HBM은 결국 잘 쌓는 기술이라고 정리했습니다. 그런데 어떻게 쌓느냐에는 여러 갈래가 있습니다. 그리고 이 선택이 어떤 장비와 소재를 사느냐로 직결됩니다. 이 글의 요점 적층 방식은 "층을 어떻게 붙이고, 틈을 어떻게 메우느냐"의 조합입니다. 이 조합이 달라지면 필요한 장비와 소재가 달라집니다. 기술 기사가 곧 공급망 기사인 이유입니다. 1. 문제 정의 — 두 가지를 동시에 해결해야 한다 칩을 쌓을 때 반드시 해결해야 하는 과제가 둘 있습니다. 연결 — 위아래 층의 접점을 정확히, 확실하게 이어야 합니다. 충전 — 층 사이 빈 공간을 메워 고정하고 열을 전달해야 합니다. 이 둘을 따로 하느냐, 한꺼번에 하.. 2026. 9. 7.
HBM은 어떻게 쌓아 올리나 — TSV부터 본딩까지 AI 반도체 이야기에서 HBM은 빠지지 않습니다. 그런데 대부분의 설명이 "고대역폭 메모리"라는 이름 풀이에서 멈춥니다. 이 글은 후공정 관점에서 봅니다. HBM이 왜 어렵고, 왜 비싸고, 왜 패키징 기술이 곧 경쟁력인지를요. 1. 왜 쌓아야 했나 — 메모리 병목 연산 칩이 아무리 빨라도, 데이터가 늦게 도착하면 그 속도는 의미가 없습니다. AI 연산은 특히 데이터를 엄청나게 주고받기 때문에 이 문제가 심각합니다. 기존 방식 — 메모리를 기판 위 멀찍이 배치하고 배선으로 연결 → 거리가 멀고 통로 수가 제한적. 연산 칩이 데이터를 기다림. HBM 방식 — 메모리를 위로 쌓아 덩어리로 만들고, 연산 칩 바로 옆에 배치 →.. 2026. 9. 6.
HBM은 어떻게 쌓아 올리나 — TSV부터 본딩까지 AI 반도체 이야기에서 HBM은 빠지지 않습니다. 그런데 대부분의 설명이 "고대역폭 메모리"라는 이름 풀이에서 멈춥니다. 이 글은 후공정 관점에서 봅니다. HBM이 왜 어렵고, 왜 비싸고, 왜 패키징 기술이 곧 경쟁력인지를요. 1. 왜 쌓아야 했나 — 메모리 병목 연산 칩이 아무리 빨라도, 데이터가 늦게 도착하면 그 속도는 의미가 없습니다. AI 연산은 특히 데이터를 엄청나게 주고받기 때문에 이 문제가 심각합니다. 기존 방식 — 메모리를 기판 위 멀찍이 배치하고 배선으로 연결 → 거리가 멀고 통로 수가 제한적. 연산 칩이 데이터를 기다림. HBM 방식 — 메모리를 위로 쌓아 덩어리로 만들고, 연산 칩 바로 옆에 배치 →.. 2026. 8. 31.
유리기판은 왜 주목받나 — 기대와 현실 사이 반도체 기판은 오랫동안 수지(유기 소재)로 만들어졌습니다. 그런데 AI용 칩이 커지고 층이 두꺼워지면서, 이 소재가 한계에 부딪히기 시작했습니다. 그 대안으로 거론되는 것이 유리입니다. 다만 이 주제는 기대가 앞서 있는 영역이기도 합니다. 장점과 난관을 같이 놓고 봐야 합니다. 1. 왜 기존 기판이 한계에 왔나 패키지 기판은 칩을 올리는 받침이자 배선판입니다. 칩이 커지고 연결 단자가 늘수록 기판도 함께 커지고 층이 두꺼워집니다. 여기서 문제가 발생합니다. 휨. 면적이 클수록, 열을 받을수록 더 많이 휩니다. 평탄도. 미세한 굴곡이 정밀 접합을 방해합니다. 배선 밀도. 수지 위에 아주 촘촘한 배선을 만드는 데 한계.. 2026. 8. 31.
하이브리드 본딩 — 범프를 없애면 무엇이 달라지나 칩과 칩을 잇는 방법은 지금까지 "사이에 무언가를 끼우는" 방식이었습니다. 와이어를 걸거나, 작은 금속 돌기(범프)를 만들어 눌러 붙이거나. 하이브리드 본딩은 그 발상을 뒤집습니다. 사이에 아무것도 두지 않고 직접 붙입니다. 한 줄 정의 칩 표면의 절연층끼리, 그리고 금속 패드끼리 각각 맞닿게 해서 땜납이나 범프 없이 직접 접합하는 기술. 두 가지 재질을 동시에 붙인다고 해서 하이브리드입니다. 1. 범프를 없애면 무엇이 좋아지나 이득 이유 연결 밀도 급증 범프는 물리적 크기가 있어 간격.. 2026. 8. 18.
팬아웃과 패널레벨 — 원형에서 사각형으로, 패키징 원가가 바뀐다 패키징 기술 이야기는 대개 "얼마나 빠른가"에 초점이 맞춰집니다. 그런데 이번 주제는 다릅니다. 팬아웃과 패널레벨은 원가 구조를 바꾸는 기술입니다. 성능보다 단가와 수율에서 승부가 갈립니다. 1. 팬아웃 — 기판을 빼는 발상 기존 패키지는 칩 아래에 별도의 기판을 깔고 그 위에 칩을 올립니다. 그런데 칩이 작아질수록 문제가 생깁니다. 칩보다 단자를 놓을 자리가 부족해지는 겁니다. 팬인(Fan-in) — 단자를 칩 면적 안에만 배치 → 칩이 작아지면 단자를 늘릴 수 없음. 한계 도달. 팬아웃(Fan-out) — 칩 바깥까지 영역을 넓혀 단자를 배치 → 칩 주변을 수지로 채워 면적을 확장하고, 그 위에 배선을 직접 형성. .. 2026. 8. 18.
칩렛(Chiplet) — 반도체가 레고가 되는 중 앞선 글에서 "큰 칩을 통째로 만들면 수율이 무너진다"는 이야기를 했습니다. 그 해법이 칩렛(Chiplet)입니다. 하나의 거대한 칩 대신, 기능별로 나눈 작은 조각들을 조립하는 방식이죠. 한 줄 정의 칩렛이란 독립적으로 제작한 기능 블록 칩이며, 이들을 한 패키지 안에서 이어 붙여 하나의 칩처럼 동작하게 만드는 설계 방식을 말합니다. 1. 왜 나누는가 — 세 가지 이득 이득 내용 수율 면적이 작을수록 결함에 걸릴 확률이 낮습니다. 불량 조각만 버리면 됩니다. .. 2026. 8. 17.
2.5D와 3D 패키징, 그림으로 이해하기 반도체 기사에 2.5D, 3D, TSV, 인터포저 같은 단어가 쏟아집니다. 개념 자체는 어렵지 않은데, 그림 없이 설명을 들으면 잘 안 붙습니다. 이 글은 구조를 층으로 나눠 정리합니다. 1. 세 가지 구조 한눈에 2D — 나란히 놓기 칩 A 칩 B 기판 두 칩이 기판 위에 따로 놓입니다. → 거리가 멀고, 연결 통로가 적습니다. 2.5D — 중간 판 위에 나란히 칩 A 칩 B 인터포저 기판.. 2026. 8. 17.
무어의 법칙이 끝난 자리 — 왜 패키징이 주인공이 됐나 반도체는 오랫동안 한 가지 방법으로 발전했습니다. 트랜지스터를 더 작게 만드는 것. 작아지면 같은 면적에 더 많이 넣을 수 있고, 더 빠르고, 전기도 덜 씁니다. 무어의 법칙이라 불린 그 흐름입니다. 그런데 이 방식이 예전만큼 잘 통하지 않게 됐습니다. 그러자 산업은 다른 답을 찾았습니다. 더 작게 못 만들겠으면, 더 잘 붙이자. 이 글의 한 줄 성능을 만드는 자리가 칩 안쪽(전공정)에서 칩과 칩 사이(후공정)로 옮겨왔습니다. 그게 어드밴스드 패키징이 산업의 주인공이 된 이유입니다. 1. 미세화가 막힌 세 가지 벽 벽 내용 .. 2026. 8. 17.

티스토리툴바